7/17/2025, Notícias de Fibra Óptica Online, impulsionada pela rápida evolução dos grandes modelos de IA e infraestrutura de computação,O centro de computação inteligente está a acelerar para uma nova era de interconexão com "luz como núcleo"Os circuitos integrados fotónicos (PICs) tornaram-se uma tecnologia chave que suporta computação de alto desempenho devido às suas vantagens de alta largura de banda, baixo consumo de energia e pequeno tamanho.O estrangulamento que restringe a aplicação em larga escala dos PIC não está no projetoOs ensaios tradicionais a nível de módulos já não são capazes de satisfazer os requisitos de consistência e rendimento dos chips ópticos de silício,e tornou-se um caminho fundamental para melhorar a capacidade de produção e acelerar a implementação da aplicação.

Este artigo fornecerá uma análise aprofundada das tendências de desenvolvimento e dos desafios de teste da interconexão dos PIC,e explorar as capacidades de aplicação da plataforma de sonda automatizada EXFO OPAL no ensaio de acoplamento de bordas a nível de wafer, contribuindo para a implementação em larga escala e eficiente de chips fotónicos integrados.

Gargalos de conexão baseados em IA e desafios de teste

História da indústria
Nos últimos anos, a escala dos parâmetros de grandes modelos de IA aumentou exponencialmente, a potência de computação da GPU continuou a aumentar, enquanto a largura de banda da rede aumentou apenas 1,4 vezes,formando uma "diferença de tesoura" significativaO sistema de rede está a tornar-se o gargalo central que limita a eficiência dos centros de computação inteligentes.Arquiteturas paralelas especialmente de alta velocidade baseadas em PIC, é visto como um caminho fundamental para quebrar gargalos.

No entanto, a implementação em larga escala de PICs enfrenta sérios desafios, especialmente no processo de teste.A escala de integração e o número de canais aumentaram, trazendo três grandes problemas:
Alta complexidade de fabricação: um único chip integra milhares de dispositivos ópticos, com grande área, múltiplos canais e acoplamento funcional complexo;

Aumento drástico da dificuldade de ensaio: a fase de ensaio tradicional a nível de módulo está atrasada, o que pode facilmente causar desperdício de material e de processo, sendo difícil alcançar um controlo de circuito fechado.

Aumento do risco de rendimento: a falta de verificação funcional dos sistemas a nível de wafer leva à exposição de chips defeituosos nos estágios posteriores do processo, retardando o ritmo de produção em massa.

De acordo com as estatísticas, o custo do TAP (teste, montagem e embalagem) representou mais de 80% do custo de fabrico dos chips PIC,que é muito superior ao dos chips elétricos tradicionais.

Da verificação dos parâmetros à garantia da função do sistema

Sistema de ensaio
Para garantir o desempenho estável e o rendimento de fabricação dos chips PIC em aplicações de alta complexidade, os testes ópticos percorrem todo o processo, desde a verificação do projeto até a entrega do módulo.De acordo com diferentes fases e fins de ensaio, pode ser dividido em três etapas e dois tipos de métodos.

Três fases principais de ensaio:
Testes a nível de wafer: realizar corte e embalagem de chips para se concentrar em parâmetros ópticos básicos, como perda de inserção (IL) e perda relacionada à polarização (PDL), para detectar os chips defeituosos precocemente,melhorar o rendimento, e custos de controlo.

Ensaios a nível do pacote: realização após a embalagem do chip para verificar o impacto da eficiência da ligação, da tensão da embalagem e de outros fatores no desempenho,É o elo chave que liga a fabricação front-end e a integração do sistema back-end.

Testes a nível do módulo: para módulos completos (como OSFP/QSFP), verifica indicadores a nível do sistema, como taxa de erro de bits (BER), diagrama de visão, TDECQ e potência de transmissão,que é uma inspecção final da qualidade antes de sair da fábrica.

Dois tipos de métodos de ensaio
Ensaios de parâmetros: concentrando-se na estrutura do dispositivo e nas características dos materiais, tais como largura de banda, perda, velocidade de resposta, etc., é frequentemente utilizado para a verificação do projeto e otimização do processo;

Teste funcional: simular o ambiente de aplicação real para avaliar o desempenho geral do chip em comprimentos de onda, taxas e formatos de modulação específicos,tais como taxa de erro de bits e relação sinal/ruído.

A divisão científica das fases de ensaio e a correspondência dos métodos de ensaio adequados tornaram-se uma estratégia fundamental para melhorar a eficiência e a coerência da fabricação de PIC.Especialmente na fase de produção em massaNo entanto, os testes funcionais a nível de wafer estão a tornar-se um ponto de partida fundamental para romper os gargalos dos testes e acelerar a industrialização.

Os testes funcionais avançam, e a verificação a nível de wafer torna-se o foco

Tendências tecnológicas
Com a melhoria contínua da integração de chips PIC, complexidade e cenários de aplicação,A indústria formou um consenso de que os testes funcionais a nível do sistema devem avançar do estágio do módulo tradicional para o estágio da embalagem e até da bolachaEsta tendência não é apenas o resultado da evolução tecnológica, mas também a forma de garantir o rendimento, controlar os custos e alcançar uma entrega de alta qualidade.

Porque é que os testes têm de ser adiados?

O adiantamento dos testes pode identificar defeitos funcionais no início da fabricação, evitar que chips defeituosos fluam para processos de alto custo e reduzir fundamentalmente o retrabalho e o desperdício.Os benefícios específicos incluem::
Controlo dos custos: detecção precoce de produtos defeituosos para reduzir as grandes perdas na fase de embalagem e montagem;

Melhoria da eficiência: simplificar o processo de ensaios a nível de módulos e acelerar o ritmo de entrega dos produtos;

Garantia da qualidade: detecção precoce de desvios a nível do sistema para melhorar a consistência e a fiabilidade do chip;

Processo de circuito fechado: teste de feedback de dados para o processo de fabricação para ajudar no projeto e na otimização contínua do processo.

Desafios técnicos do teste prévio:
Apesar das tendências claras, ainda existem desafios significativos para alcançar a verificação funcional a nível das placas, incluindo:
acoplagem de alta precisão difícil: é necessário obter acoplagem de borda multicanal, de grande matriz e de baixa perda de inserção,que estabelece melhores requisitos de precisão e repetibilidade do alinhamento.

Medição do índice complexo: medição precisa dos principais indicadores a nível do sistema, tais como BER, TDECQ, fator Q, IL, RL, PDL, etc.;

Alta compatibilidade com a plataforma: a plataforma de ensaio deve ser adaptada a uma variedade de materiais (Si, InP, LiNbO3) e formas de embalagem (CPO, MCM, etc.);

Alta demanda por automação e inteligência: é necessário apoiar o controle de canais paralelos, a coleta de dados em tempo real e a ligação para alcançar "teste e ajuste" e "otimização on-line".

Com a melhoria contínua da densidade do canal e da taxa de transmissão, os testes funcionais a nível de wafer não são apenas uma ferramenta poderosa para controlar os custos,Mas também uma capacidade central para garantir o rendimento e a entrega em larga escalaPara enfrentar o futuro, a indústria precisa urgentemente de construir uma plataforma de testes automatizados flexíveis que suportem vários estágios, vários canais,e formulários de acoplamento múltiplos para promover a modernização global do sistema de ensaio PIC.

A EXFO construiu um sistema de plataforma de teste inteligente PIC

solução
Para satisfazer as necessidades de teste funcional, verificação a nível de wafer e produção em massa,A EXFO lançou a série OPAL de plataformas de sonda automatizadas para construir um sistema de teste de ponta a ponta, desde a verificação científica até a entrega de lotes.A plataforma possui um elevado grau de automação, modularidade e capacidades de expansão flexíveis, suporta testes de forma multi-pacote e acoplamento multi-óptico de wafers de 300 mm com um único dado,e abre o circuito fechado de testes de wafer-package-module, que é uma ferramenta fundamental para alcançar a entrega de chips fotónicos de alta qualidade.

1. Suporte de formulário multi-pacote: estação de sonda da série OPAL
Plataforma emblemática de ensaio de acoplamento de borda a nível de esferas OPAL-EC
A plataforma suporta até 300 mm de wafers, uma mesa giratória de 105° e um acoplamento paralelo multicanal,integra módulos de alinhamento em nanoescala, sistemas de câmara dupla superior e inferior e funções de navegação de autofoco, e tem resolução de alinhamento de 0,5 nm e precisão de posicionamento de wafer de 3 nm,Melhorar significativamente a eficiência da ligação e a consistência dos ensaios.

Aplicações típicas: ensaios em lotes de dispositivos de nível de wafer, tais como moduladores ópticos de silício e MRRs; triagem e verificação de IA, comunicação e cenários de detecção em grande escala por PIC;Verificação rápida de vários portos, acoplamento de borda de nível de wafer de alta densidade.

Este é um vídeo, por favor vá ao link para o conteúdo correspondente do artigo para ver
OPAL-MDŽA plataforma de teste multi-chip que conecta P&D e produção em massa
É adequado para ensaios de embalagens multi-die ou complexas (como MCM, CPO), e é adequado para ensaios pilotos e produção em massa de pequenas quantidades de espinballs.A plataforma suporta testes paralelos de multi-chip, software de controlo de automação PILOT incorporado, que abrange todo o processo de orientação do chip, calibração, execução e análise de dados,e possui capacidades de configuração flexíveis para satisfazer as necessidades de verificação de lotes de estruturas complexas de embalagens.

Aplicações típicas: projeto MPW tape-out e avaliação de módulos integrados multi-chip; CPO de alta velocidade e testes de funções de embalagem complexas; módulos de telecomunicações, campos de condução autônomos,etc..

OPAL-SD Flexível plataforma de investigação científica e validação de baixo volume

Uma plataforma de sonda semi-automática de nível de entrada para universidades, instituições de investigação e equipas de start-up,adequado para a verificação rápida de funções ópticas/elétricas num único chip e em pequenos lotesA plataforma suporta a operação manual e semi-automática e está equipada com sondas ópticas/elétricas modulares para alinhamento preciso e comutação flexível.O software de ensaio PILOT incorporado suporta o controlo automático básico, aquisição e análise de dados, tornando-se uma escolha ideal para a verificação da investigação científica e a incubação de tecnologias.

Aplicações típicas: avaliação inicial do projeto e verificação funcional de chips PIC; experiências de ensino, incubação de tecnologia e triagem de processos; pesquisa acadêmica,Teste de desenvolvimento de baixo volume de arranque.

Este é um vídeo, por favor vá ao link para o conteúdo correspondente do artigo para ver

2Plataforma de software PILOT: um centro de testes inteligentes baseado em dados

O PILOT é o software de controlo do núcleo da EXFO, especialmente desenvolvido para a plataforma de sonda OPAL, que funciona através da configuração dos testes, controlo do equipamento, execução dos processos, análise de dados e geração de relatórios,e constrói uma máquina automáticaA sua arquitetura modular e a sua forte interoperabilidade suportam todo o processo de ensaio, desde a única matriz até à wafer, desde a I&D até à linha de produção.As suas competências essenciais incluem::

Automatização de processos e controlo conjunto de equipamentos: leitura automática de desenhos CAD, identificação de layouts de matrizes e ligação de lasers, medidores de erro de bits,Contadores de potência e outros equipamentos para obter o controlo de todo o processo de alinhamento, calibração e aquisição.

Flexível scripting e programação simultânea: o módulo de sequenciador integrado suporta scripting Python/Excel, paralelismo multi-threaded e programação de sequência de teste,Adaptação a cenários multicanais.

Gestão de dados estruturados: base de dados em nuvem/local integrada para centralizar a gestão dos planos de ensaio, definições de componentes, parâmetros de configuração e resultados de ensaio,e apoiar a colaboração em vários locais e a análise de dados rastreáveis.

Optimização de testes de omissão baseada em IA: o PILOT é nativo compatível com ferramentas de IA que podem treinar e implantar modelos, identificar padrões de defeito, prever resultados e ignorar de forma inteligente testes redundantes,Melhorar significativamente o rendimento e a eficiência dos ensaios.

Ecossistema forte de interoperabilidade: pode ser integrado perfeitamente com o Excel, MATLAB, Power BI e outras ferramentas para ajudar os usuários a completar eficientemente a análise de dados e a geração de relatórios.
A plataforma PILOT realmente realizou o salto de "verificação estática" para "ajuste dinâmico de parâmetros", de "teste de ponto único" para "colaboração de processos",e é o núcleo do software hub que suporta a industrialização do nível de wafer chip PIC teste automatizado.

Gestão de dados estruturados: base de dados em nuvem/local permite a gestão centralizada de planos de teste, definições de componentes, parâmetros de configuração e resultados de teste,Apoio à colaboração em vários locais e análise de dados rastreáveis.

Optimização de teste de skip baseada em IA: o PILOT é nativo compatível com ferramentas de IA e pode treinar e implantar modelos para identificar padrões de defeito, prever resultados, ignorar de forma inteligente testes redundantes,e melhorar significativamente o rendimento e a eficiência dos ensaios.

Forte ecossistema de interoperabilidade: pode integrar-se perfeitamente com ferramentas como o Excel, o MATLAB, o Power BI, etc., ajudando os utilizadores a concluir de forma eficiente a análise de dados e a geração de relatórios.
A plataforma PILOT conseguiu realmente uma transição da "verificação estática" para o "ajuste dinâmico de parâmetros" e do "teste de ponto único" para a "colaboração de processos",e é o núcleo de software que suporta a industrialização do teste de automação de chips PIC de nível de wafer.

3Plataforma de ensaio CTP10: motor de ensaio funcional de alta precisão
O CTP10 é uma plataforma de teste de dispositivos fotónicos de alto desempenho lançada pela EXFO, projetada especificamente para ressonadores de micro anel MZI、O projeto de verificação de parâmetros de dispositivos passivos e ativos, tais como filtros e VOA, tem as vantagens de uma elevada precisão, ampla cobertura e forte escalabilidade, e é um dos principais motores de teste para a verificação funcional do PIC.
Resolução de subpicômetro: Suporta a varredura espectral de 20 fm para atender ao teste de resposta de domínio de frequência preciso de dispositivos de microanel de alto Q;

Cobertura de comprimento de onda ultra largo: 1240-1680 nm cobertura de banda completa, adequada para vários cenários de aplicação, tais como telecomunicações, comunicação de dados e biosensorização;

Uma gama dinâmica ultra elevada: > 70 dB gama dinâmica de perda de inserção, capaz de medir múltiplos parâmetros, tais como IL, PDL e resposta espectral numa única varredura;

Suporte para matrizes de múltiplos canais: suporta a medição paralela de mais de 100 canais, adequado para requisitos de teste de matrizes de dispositivos de alta densidade, como AWG e switches ópticos;

Calibração de estabilidade e rastreabilidade do laser: integrado no módulo de calibração de laser e potência DFB, alcançando estabilidade de saída e rastreabilidade completa dos dados do processo.

O CTP10 adota um design modular, suporta o controle duplo da linha de comando SCPI e interface gráfica GUI, e integra-se perfeitamente com o software PILOT.ambientes de produção piloto e de produção em massa, e é a solução de referência nos testes PIC atuais que combina precisão, velocidade e escalabilidade.

Com o aumento contínuo da integração e complexidade dos chips PIC, os testes estão a passar da tradicional "pós-validação" para a "pré-incorporação".Plataforma de medição CTP10, e o software de automação PILOT para construir um sistema de teste inteligente que cobre as placas para sistemas, alcançando acoplamento de alta precisão, paralelismo multicanal, análise assistida por IA,e tomada de decisão baseada em dados, acelerando a transição dos chips PIC do laboratório para aplicações em larga escala.O teste está evoluindo de uma ferramenta auxiliar para uma força central que impulsiona a otimização dos processos de fabricação de fótons e a colaboração da indústria.